第526章 溃败 (4/4)

rc

delay

=

2mm

*

0.05Ω/□

*

0.2ff/μm2

≈

2ns

“仿真的rc模型是简化的，没有精确提取版图寄生参数。实际金属线的电阻、电容比模型大了将近40%。”

台下有人举手：“仿真用的是理想导线模型？”

“对。”吴国华点头，“我们做逻辑仿真时，假设导线是理想的，没有考虑寄生参数。在做版图后仿真时，rc提取的精度也不够。”

宋颜在笔记本上记了一笔。

吴国华又画了一个图，是一个时钟分配网络的示意图。

“第二个问题，时钟偏斜。”

他在图上画了几个触发器，用线连到时钟源。

“kl-clk的设计目标是时钟偏斜小于200皮秒。实测偏斜到了800皮秒，芯片内部不同区域的动作不同步，导致数据采样错误。”

他指着图上的时钟树。

“时钟树在版图上没有做精确的平衡设计。从时钟源到不同触发器的走线长度差了将近一倍，仿真时假设理想时钟，没发现这个问题。”

台下又是一阵议论。

吴国华继续往下讲。

“第三个问题，信号串扰。”

他画了两条并行的信号线，在旁边画了一个毛刺的波形。

“相邻信号线之间的容性耦合，导致一根线翻转时在相邻线上感应出毛刺。毛刺幅度达到逻辑阈值时，被触发器误采样，导致逻辑错误。”

他在旁边写了一个公式：

vcrosstalk

=

cm/(cm+cg)

*

vswitch

“仿真模型中没有考虑容性耦合效应。实际版图上，关键信号线之间只有不到两微米的间距，耦合电容很大。”

他顿了顿，又画了一个图。

“第四个问题，电源/地噪声。”

他画了一个反相器的链，在旁边画了电源电压的波形，在翻转的瞬间有一个明显的跌落。

“多个门同时翻转时，电源网络上的瞬间电流尖峰导致电源电压跌落。kl-vu的向量运算单元，256个加法器同时翻转，电流尖峰高达安培级。”

他指着图上的电压跌落。

“电源电压从5伏跌到了4.2伏，门电路的延迟增加了30%，逻辑出错。仿真假设理想电源，没有建模ir

drop和地弹。”

他在黑板上写了几个字：ir

drop、ground

bounce。

“这些问题，综合起来就是一个结论。”吴国华放下粉笔，“我们的时序仿真太理想化了。没有精确的寄生参数提取，没有精确的rc模型，没有考虑信号完整性和电源完整性。”

他转过身，看着台下。

“分布式辅助设计系统告诉我们能跑，但实际上跑不起来。”